

31 gennaio 2024

- 1) La capacità di ingresso di un invertitore ad area minima vale $C_{in} = \left(1 + \frac{\beta_{n'}}{\beta_{p'}}\right) C_{M1} = 3.67 \text{ fF}$,
essendo $C_{M1} = (C_{OX} L_{MIN}^2 + 2C_{GS0} L_{MIN}) = 1 \text{ fF}$. Abbiamo quindi

$$t_{p0} = \frac{2C_{in}}{\beta'_{n'} V_{DD}} F \left(\frac{V_T}{V_{dd}} \right) = 21.3 \text{ ps}$$

dato che $F=2.089$.

- 2) Con $k=8$ i primi tre invertitori vedono come carico una capacità doppia rispetto alla loro capacità di ingresso, mentre l'ultimo invertitore vede C_L in uscita ed ha $8C_{in}$ come capacità in ingresso. Quindi

$$t_p = 3 \cdot 2 \cdot t_{p0} + t_{p0} \frac{C_L}{8C_{in}} = 309 \text{ ps}$$

- 3) Se la probabilità che l'ingresso sia '1' è pari a $P_{in} = 0.4$, abbiamo che

$$P_d = [C_L + (2 + 4 + 8)C_{in}] V_{DD}^2 f_{ck} P_{in} (1 - P_{in}) = 102.51 \text{ } \mu\text{W}$$

- 4) Se l'ultimo invertitore ha dimensionamento pari a k , allora in ingresso presenta una capacità pari a kC_{in} e il ritardo è pari a

$$t_p = 2 \cdot 2 \cdot t_{p0} + t_{p0} \frac{k}{4} + t_{p0} \frac{C_L}{kC_{in}}$$

La minimizzazione fornisce

$$k = \sqrt{\frac{4C_L}{C_{in}}} = 16.5$$

da cui si ottiene $t_p = 261 \text{ ps}$.

- 5) Il transistor nMOS ha $V_{GSn} = 2 - 0.6 = 1.4 \text{ V}$ e $V_{DSn} = 1.6 - 0.6 = 1.0 \text{ V}$. Inoltre, $V_{GSn} - V_{Tn} = 1.0 \text{ V} = V_{DSn}$: è quindi al confine tra saturazione e regione triodo. Il pMOSFET invece ha $V_{GSp} = 0 - 1.6 = -1.6 \text{ V}$ e $V_{DSp} = 0.6 - 1.6 = -1.0 \text{ V} > V_{GSp} - V_{Tp} = -1.2 \text{ V}$: è quindi in regione triodo. Segue che:

$$I_X = \frac{1}{2} \beta_n (V_{GSn} - V_{Tn})^2 + \beta_p ((V_{GSp} - V_{Tp}) V_{DSp} - \frac{1}{2} V_{DSp}^2) = 305 \text{ } \mu\text{A}$$